日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

職位職責： 1. 參與芯片系統架構討論，負責模塊級微架構的設計與定義，撰寫設計文檔。 2. 負責傳感器信號處理及數據路徑相關算法的RTL實現、優化與集成。 3. 使用Verilog/SystemVerilog進行數字IP的RTL設計、仿真、調試和性能評估。 4. 協同驗證及后端團隊，完成綜合、形式驗證、STA及DFT等工作，確保設計質量。 5. 分析與解決設計、驗證及芯片量產過程中的關鍵技術問題。 6. 編寫和維護設計規格、仿真報告等關鍵技術文檔。 任職要求： 1. 微電子、電子工程、計算機相關專業，本科5年或碩士3年以上數字IC設計經驗。 2. 精通數字IC前端設計流程和方法學。 3. 精通Verilog/SystemVerilog，具備編寫高質量、可綜合RTL代碼的能力。 4. 熟練使用VCS、DC、PT等主流EDA工具；有FPGA原型驗證經驗者更佳。 5. 有實際芯片流片（Tape-out）經驗者優先。 6. （優先）具備傳感器、低功耗設計（UPF）、或相關算法硬件加速經驗者優先。 7. （優先）具備Python/Perl/Tcl等腳本編程能力者優先。 8. 具備良好的問題分析、解決能力，以及團隊協作和溝通能力。