日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

主要職責 (Key Responsibilities) ? 計算內存架構設計： 主導面向存內/近存計算場景的NPU宏觀及微觀架構設計，確保計算單元與我們的內存技術實現協同。 ? 內存與計算的深度融合： 與內存設計團隊緊密合作，定義NPU與內存陣列（Memory Array）之間的高帶寬、低延遲數據通路和交互機制，最大化數據本地性優勢。 ? 工作負載分析與優化： 專注于內存密集型（Memory-Intensive）AI工作負載，如推薦系統、向量數據庫、圖計算、大規模數據分析等，分析其特性并轉化為對硬件架構的特定要求。 ? PPA優化： 在內存產品嚴格的功耗和散熱預算（Thermal Budget）下，進行性能、功耗、面積（PPA）權衡與優化，實現業界能效（TOPS/W）。 ? 系統級接口定義： 定義和設計計算內存產品與主機（Host CPU/GPU）的接口和通信協議，尤其關注并利用CXL (Compute Express Link) 等新興互聯技術，確保系統級的高效集成。 ? ISA與軟件協同： 與軟件和編譯器團隊合作，定義一套簡潔高效的指令集（ISA），使上層應用能夠無縫、高效地利用存內計算帶來的優勢。 ? 前瞻性研究： 跟蹤PIM/PNM領域的最新學術研究和行業動態，探索新的架構范式，并將其融入公司的技術路標。 任職基本要求 (Basic Qualifications): ? 計算機科學、電子工程、微電子或相關領域的碩士或博士學位。 ? 7年以上的高性能計算或半導體行業從業經驗。 ? 在以下兩個領域中，至少精通其一，并對另一領域有深入的理解： – 高性能處理器/AI加速器架構： 豐富的CPU/GPU/NPU架構設計經驗。 – 先進的內存系統架構： 深入理解DDR, LPDDR, HBM, 3D-DRAM等內存技術和內存控制器（Memory Controller）設計。 ? 具備從系統級需求出發，進行微架構定義和PPA建模分析的能力。 ? 熟悉數字邏輯設計流程和Verilog/SystemVerilog。